



きわめる。拓く。創り出す。

長崎総合科学大学

Nagasaki Institute of Applied Science


電気電子工学コース 中間発表

FPGAで動作する中央値を用いたフィルタ作成

---

田中・大山 研究室所属  
電気電子工学コース  
1815013 松山裕輝

# CERNのLHC



周長 26.6 km

主な実験装置


- ALICE
- ATLAS
- CMS
- LHCb

計画承認 1994

建設完成 2008


[http://atlas.kek.jp/public/Visitor5g\\_novideo.pdf](http://atlas.kek.jp/public/Visitor5g_novideo.pdf)

# ALICE実験におけるQGPの生成





<https://www.bnl.gov/riken/research/QGP.php>

# 検出器からのデータフロー




# FPGAとは



[http://monoist.atmarkit.co.jp/mn/articles/0609/20/news118\\_2.html](http://monoist.atmarkit.co.jp/mn/articles/0609/20/news118_2.html)


入力の組み合わせに対応して出力が決まる

入力				出力
A	B	C	D	Y
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1



<http://www.kumikomi.net/archives/2009/04/fpgalsifpga.php>



# 研究で用いるFPGAの処理



# フィルタの種類と特徴


	平均値を用いたフィルタ	中央値を用いたフィルタ
仕組み	ノイズの平均値を算出してADC値から減算を行う	ノイズの中央値を算出してADC値から減算を行う
特徴	全チャンネルの内、閾値を超えた場合をシグナルとして判断する	全チャンネルを算出に利用する
メリット	回路が小さい	正確な値を算出できる
デメリット	正確な値を算出できない恐れがある	回路が大きい

# 中央値フィルタの仕組み






# カウンタのブロック図



# カウンタの機能シミュレーション



- 中央値を用いたフィルタの理論を練り、ブロック図を作成した
- カウンタ部分のブロック図の作成を行い、VHDLでカウンタのコードを作成した
- カウンタの機能シミュレーションを行った

# 今後の課題

---

- 中央値を用いたフィルタを作成し、シミュレーションを行う
- 平均値を用いたフィルタと中央値を用いたフィルタの比較を行う



---

ご清聴ありがとうございました

# Counterのコード1

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  library work;
6  use work.cm1.all;
7
8  entity counter0 is
9  port(
10     --clock
11     clk : std_logic;
12
13     --input
14     input : in std_logic_vector(39 downto 0);
15
16     --output
17     output : out std_logic_vector(5 downto 0)
18 );
19 end counter0;
20
21 architecture rtl of counter0 is
22
23
24     --signal
25     signal counter1 : counter_1(9 downto 0);
26     signal counter2 : counter_2(4 downto 0);
27     signal counter3 : counter_3(2 downto 0);
28     signal counter4 : unsigned(5 downto 0);

```

```

29
30 begin
31     process(clk is
32     begin
33         if rising_edge(clk) then
34
35             --The first step counter
36             counter1(0) <= ("00" & input(0)) + ("00" & input(1)) + ("00" & input(2)) + ("00" & input(3));
37             counter1(1) <= ("00" & input(4)) + ("00" & input(5)) + ("00" & input(6)) + ("00" & input(7));
38             counter1(2) <= ("00" & input(8)) + ("00" & input(9)) + ("00" & input(10)) + ("00" & input(11));
39             counter1(3) <= ("00" & input(12)) + ("00" & input(13)) + ("00" & input(14)) + ("00" & input(15));
40             counter1(4) <= ("00" & input(16)) + ("00" & input(17)) + ("00" & input(18)) + ("00" & input(19));
41             counter1(5) <= ("00" & input(20)) + ("00" & input(21)) + ("00" & input(22)) + ("00" & input(23));
42             counter1(6) <= ("00" & input(24)) + ("00" & input(25)) + ("00" & input(26)) + ("00" & input(27));
43             counter1(7) <= ("00" & input(28)) + ("00" & input(29)) + ("00" & input(30)) + ("00" & input(31));
44             counter1(8) <= ("00" & input(32)) + ("00" & input(33)) + ("00" & input(34)) + ("00" & input(35));
45             counter1(9) <= ("00" & input(36)) + ("00" & input(37)) + ("00" & input(38)) + ("00" & input(39));
46
47             --The second step counter
48             counter2(0) <= ('0' & counter1(0)) + ('0' & counter1(1));
49             counter2(1) <= ('0' & counter1(2)) + ('0' & counter1(3));
50             counter2(2) <= ('0' & counter1(4)) + ('0' & counter1(5));
51             counter2(3) <= ('0' & counter1(6)) + ('0' & counter1(7));
52             counter2(4) <= ('0' & counter1(8)) + ('0' & counter1(9));
53
54             --The third step counter
55             counter3(0) <= ('0' & counter2(0)) + ('0' & counter2(1)) + ('0' & counter2(2));
56             counter3(1) <= ('0' & counter2(3)) + ('0' & counter2(4));
57
58             --The fourth step counter
59             counter4 <= ('0' & counter3(0)) + ('0' & counter3(1));
60
61             --end counter
62             output <= std_logic_vector(counter4);
63         end if;
64     end process;
65 end rtl;

```

# Counterのコード2

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 package cmc1 is
6     type counter_1 is array (natural range <>) of unsigned(2 downto 0);
7     type counter_2 is array (natural range <>) of unsigned(3 downto 0);
8     type counter_3 is array (natural range <>) of unsigned(4 downto 0);
9     type counter_4 is array (natural range <>) of unsigned(5 downto 0);
10
11 end cmc1;
```


# Counterのシミュレーションコード

```
1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  library work;
6  use work.cmcl.all;
7
8  entity counter0_sim is
9  end counter0_sim;
10
11 architecture SIM of counter0_sim is
12     component counter0
13     port (clk : in std_logic;
14           input : in std_logic_vector(39 downto 0);
15           output : out std_logic_vector(5 downto 0));
16     end component;
17
18     signal clk : std_logic;
19     signal I : std_logic_vector(39 downto 0);
20     signal O : std_logic_vector(5 downto 0);
21
22     begin
23         u01 : counter0 port map (clk => clk, input => I, output => O);
24
25         process begin
26             clk <= '0' ; wait for 5 ns;
27             clk <= '1' ; wait for 5 ns;
28         end process;
29
30         process begin
31             --I <= "000000000000000000000000000000000000"; wait for 5 ns;
32             --I <= "0000000000000001000000100000000000000000"; wait for 5 ns;
33             I <= "111111111111111111111111111111111111"; wait for 100 ns;
34
35             assert false;
36             report "good" severity Failure;
37         end process;
38     end SIM;
```

# Arria10 ALM

**Figure 8. ALM in Normal Mode**

Combinations of functions with fewer inputs than those shown are also supported. For example, combinations of functions with the following number of inputs are supported: four and three, three and three, three and two, and five and two.



[https://www.intel.co.jp/content/dam/altera-www/global/ja\\_JP/pdfs/literature/hb/arrisa-10/a10\\_handbook\\_j.pdf](https://www.intel.co.jp/content/dam/altera-www/global/ja_JP/pdfs/literature/hb/arrisa-10/a10_handbook_j.pdf)